全局电子快门这件事到底有多难？

传统的全局快门路线是在成像像素旁放一个暂存像素，电路在读取暂存的上一帧时成像像素依旧可以成像。但问题是这个像素间的模拟信号传输过程会产生噪声，而且电路在一个平面上会比较复杂，占用感光面积。

新的路线是索尼的堆栈式，给每一个像素都分配一个ADC，所有像素同步进行感光和读取。电路纵向排布也不占用面积，但目前还没有量产大尺寸CMOS，也没有实际应用。同时每个像素一个ADC虽然极大降低了ADC的工作频率，但数字电路功耗在这种低频率下已经不能随着频率下降而比例下降，整体功耗也会比现在的CMOS更高。

如果不要求无限的同步速度，用堆栈式结构达到快速读取也是可行的，但目前似乎还达不到机械快门的同步速度。

最后镜间快门的哈苏了解一下？